リアルタイム・イーサネット・マルチプロトコル（REM）スイッチ　 fido5000 REM

リアルタイム・イーサネット・ マルチプロトコル（REM）スイッチ 高スループット・プロセッサ用インターフェースを 備えた 2 ポート組込みスイッチ 主要な産業用イーサネット・プロトコルにすべて対応し、どんなプロセッサにも 接続できる fido5000 REM でフィールド・デバイスやコントローラ・アプリ ケーションを構築 fido5000 REM スイッチは、ARM® CPU やアナログ・デバイセズの fido1100® 通信コントローラなど、あら ゆるプロセッサに接続できる 2 ポートの組込みイーサネット・スイッチです。ハードウェア・アーキテクチャに アナログ・デバイセズの PriorityChannel™ 技術を採用し、REM スイッチのソフトウェア・ドライバも統合 した設計になっています。 PROFINET® Class C（IRT）と Class B（RT）、EtherNet/IP™（ DLR あり／なし）、 Modbus TCP、EtherCAT®、SERCOS、POWERLINK のプロトコルに対応します。REM スイッチには、各プロト コル用のソフトウェア・ドライバが付属しており、この API によって任意のフィールド・デバイスやコントローラ のプロトコル・スタックと統合することができます。アナログ・デバイセズは、当社の RapID プラットフォームを 使い、各プロトコルを支援する工業業界団体のプロトコルについて REM とそのソフトウェア・ドライバの 認証を行っています。 あらゆるプロセッサとスタックに 1 つのスイッチで対応 ― 驚異の性能 PriorityChannel 技術を搭載 REM スイッチは、アプリケーションに合わせてプロセッサの種類を自由に選ぶことができます。特定ベン ダーのプロトコル・スタックに限定されることはありません。REM をプロセッサのメモリ・バスに接続する だけで、バスに搭載されている他の周辺機器と同様に使用できます。REM のメモリ・サイクルは最小 32 n（s 32 ビット・バスで 125 Mbps）で、12.5 μs の EtherCAT サイクル・タイム、31.25 μs の PROFINET IRT サイクル・タイムに対応します。PriorityChannel キューによってスイッチとのデータ転送が行われる ため、リアルタイムのデータ転送が遅延なしに非リアルタイムのデータ転送中に割り込むことができ ます。スイッチのドライバとプロトコル・スタックへのインターフェースでキューを管理し、最も効率的な データ転送を実現できます。そのため、アプリケーション・ソフトウェアは、スイッチの管理、低レベル・ レジスタの設定、複雑な時間管理プロセスのトラッキングに時間をとられる心配がありません。 REM スイッチのもう 1 つ優れた性能は、PriorityChannel 技術のおかげでネットワーク負荷の影響が なくなることです。このため、確実にアプリケーションの常時稼働が可能になります。REM スイッチは、 パケットの高度なフィルタ処理によりプロセッサからの不要なトラフィックを抑え、プロセッサの負荷に 応じて優先順位の低いトラフィックを管理し、全体のパケット量にかかわらず、優先順位の高いパケット を適時に配信します。 analog.com/jp

Any Processor Industrial Field Device or Controller Application Any Protocol Flash CPU or SoC RAM  fido1000  ARM  XMC  QoriIQ  Etc. fido5000 Application Any Stack I/O PHY PHY Network and Topology  DCP  PRP  MRP  Aging  DHCP  LLDP  HSR  DLR Industrial Ethernet  MRPD  IGMP  VLAN  RSTP Network with PriorityChannel Technology 柔軟なハードウェア統合 3 4 32 REM スイッチは、ホスト・インターフェース、タイム・コントロール・ユニット（TCU）、 イーサネット・インターフェースの 3 つの主要な機能ブロックに分かれています。 ホスト・インターフェースは高スループットのメモリ・インターフェースで 16 ビットまた は 32 ビット構成が可能です。マルチプレクス・データまたは個別のアドレスと データを使用し、ビッグエンディアンまたはリトルエンディアンの並び順のデータ XTAL0 Host Interface PGM_DCLK 形式を選択できます。3 本の割込みラインをソフトウェアで設定し、REM スイッチと XTAL1 PGM_CS_n プロセッサ通信の優先度を設定することができます。 CLKOUT PGM_Data0–3 Reset REM 4 TCU 機能の中核となるのは、プロトコル固有の同期マスターと同期、同調する Timer0–Timer3 Switch Timer4–Timer7 4 fido5000 4 高度なカウンタです。カウンタは時間ごとのネットワーク・イベントをコントロールし、 Port 1 Port 2 同期 I/O の動作についてホスト・プロセッサに通知します。さらに、4 つの入力 キャプチャ／出力比較ユニットがあり、タイム・スタンプや同じカウンタに基づく P1_Link_Status_n P2_Link_Status_nP1_Activity_n P2_Activity_n 外部イベント生成に使用できます。ホスト・プロセッサのユーザー・アプリケーション は、REMド ライバを使用してREM 出力で周期波形を生成し、外部デバイスを制御 したり（例えば、正確な時刻に ADC を起動）、ホスト・プロセッサの動作をコント Port 1 MII Port 2 MIIControl Control ロールしたり（割込み、DMA 動作など）、ホスト・プロセッサと REM を同期させること などが可能です。 1 5 8 8 8 8 1 5 イーサネット・インターフェースは 2 ポート構成で、各ポートを RMII または MII に 設定して、IEEE 802.3、10 Mbps/100 Mbps、半二重と全二重、IPv6 と IPv4 通信 に対応させることができます。これにより、ユーザーは特定のアプリケーションに 合わせて PHY を選択できます。PHY の設定は、プロセッサから PHY の MDIO Industrial Field Device or Controller Application インターフェースまで直接行うため、最大限の柔軟性が得られます。低ジッタと 低遅延が求められるアプリケーションには、MII インターフェースを推奨します。 Flash CPU or SoC RAM リンク・アクティブ出力は、LED でアクティブなリンクを示します。 fido5000 ソフトウェアの統合が簡単に Field Device Application ソフトウェア・ドライバには、標準インターフェースが含まれており、優先順位の TCP/IP Stack 低い標準 TCP/IP 通信、基本的なスイッチ初期化、タイマー構成、割込み管理に PHY PHY 対応します。このインターフェースはすべての REM スイッチ・ドライバに共通で、 対応する各プロトコルでアプリケーションを簡単に移植できます。各プロトコル Industrial Ethernet には独自のインターフェースがあり、REM スイッチの設定で動作を最適化でき Network ます。ユーザーは、ホスト・プロセッサや PHY をリセットせずに、ソフトブートでプロト Protocol StackProtocolSpecific Common Switch コルを変更するなど、いつでもそれらの設定を実行できます。PROFINET の高速 ProtInotceorlface FunctionsSpecific Common Switch Protocol REM HFaurdnwctaioren sConfiguration起動や EtherNet/IP の QuickConnect に対応するため、4 ms 未満で設定が InterfaceSpecific ComBmaosnic S Ewtihtcehrn et Driver ProtInotceorlface Functions完了します。 Specific ComBmaosnic S Ewtihtcehrn et Driver ProtInotceorlface PFourtnctions Specific ComBmaosnic S ing Lay Ewtihtcehrn er (Target Processor) et Driver Protoc 製品情報 Inte orlface PFourtnincgti oLnasyer (TargSeta Pnrdoacredssor) Specific ComBmaosnic S Ewtihtcehrn et DriverFun SwitchInterface Portincgti oLnasyer (Target Processor)Basic Ethernet Driver Interface Porting Layer (Target Processor) Model Package Pins Temperature Packing Basic Ethernet Driver Porting Layer (Target Processor) Range (°C) Quantity RoHS Porting Layer (Target Processor) FIDO5100BBCZ Ball grid array 144 –40 to +85 Tray, 1 Y REM Hardware Configuration FIDO5200BBCZ Ball grid array 144 –40 to +85 Tray, 1 Y REM Hardware Configuration 10F 10F 38F 2018 analog.com/jp/catalog PH15984-.15-2/18(A) MBS Endianness Size_32 WE_n P1_TXD0-7 CS_n P1_RXD0-7 OE_n GMII_TXCLK Int0–Int2 RMII_CLK P2_TXD0-7 P2_RXD0-7 A02–A05 D0–D31