1/38ページ
ダウンロード(5.5Mb)
横浜国立大学 井上准教授が講演、まる分かり“先端半導体の今”
AIが伸びるほど、なぜ「半導体の供給」と「電力」がボトルネックになるのか?
\まるで大学の授業を受けているみたい!に学べるプログラム/
半導体プロセス製造を研究する横浜国立大学の井上准教授が登場!
データセンターの電力消費量と半導体の産業構造、また、微細化限界で注目されるチップレットの成り立ちや構造・技術を紹介。クラウドAIとエッジAIにも触れながら、そこから見える日本の勝ち筋や人材育成と連携の重要性を解説します。
横浜国立大学 大学院工学研究院 システムの創生部門 准教授 井上 史大
◆『Apérza TV(アペルザTV)』で公開された動画の投影資料です
動画はこちら
https://tv.aperza.com/watch/2441
このカタログについて
| ドキュメント名 | 【特別企画】AIの頭脳「半導体」 なぜ供給と電力が問題になるのか 投影資料 |
|---|---|
| ドキュメント種別 | 製品カタログ |
| ファイルサイズ | 5.5Mb |
| 取り扱い企業 | 株式会社アペルザ (この企業の取り扱いカタログ一覧) |
この企業の関連カタログ
このカタログの内容
Page1
Slide 1
文章·画像等の内容の無断転載及び複製等の行為はご遠慮ください
Page2
Slide 2
AIの頭脳「半導体」
なぜ供給と電力が問題になるのか
― 産業構造を読み解く ―
井上 史大
www.ynu.ac.jp
文章·画像等の内容の無断転載及び複製等の行為はご遠慮ください
Page3
Slide 3
Fumihiro INOUE
井上 史大
YOKOHAMA National University (YNU)
横浜国立大学
半導体量子集積エレクトロニクス研究センター
副センター長・准教授
- 北海道大学 クロスアポイントメント准教授
- LSTC 3Dパッケージ副部門長
受賞歴
IEEE Electronics Packaging Society
2022 Outstanding Young Engineer Award
2024 半導体オブザイヤー
37回 先端技術大賞 経済産業大臣賞
研究開発経験
2011-2021
imec研究員 (ベルギー)
主な研究領域
半導体後工程、チップレット
3D集積
プロセス開発
3
文章·画像等の内容の無断転載及び複製等の行為はご遠慮ください
Page4
Slide 4: 目次
目次
➢ データセンター電力問題:AI成長の真のボトルネック
◆ NVIDIA x TSMCのAI覇権構造
➢ 半導体後工程(チップレット集積)とは?
◆ 大型パネル技術の登場
◆ ディスプレイで培った生産技術が半導体に?
➢ クラウドAIとチップレットの「制約」
◆ 次はエッジAI?
➢ オープンイノベーションがカギ
4
文章·画像等の内容の無断転載及び複製等の行為はご遠慮ください
Page5
Slide 5: AI for Everything!
AI for Everything!
EV自動運転 スマート工場 遠隔AI診療 AIロボット スマートシティ
5
文章·画像等の内容の無断転載及び複製等の行為はご遠慮ください
Generated by AI
Page6
Slide 6: データセンター 75万世帯分の電力消費
データセンター
75万世帯分の電力消費
1データセンター
=
=10,000世帯
6
文章·画像等の内容の無断転載及び複製等の行為はご遠慮ください
Page7
Slide 7: パフォーマンスより省エネルギー?
パフォーマンスより省エネルギー?
7
文章·画像等の内容の無断転載及び複製等の行為はご遠慮ください Ref: VLSI2025 Mediatek
Page8
Slide 8: NVIDIA Blackwell(ブラックウェル)アーキテクチャ
NVIDIA
Blackwell(ブラックウェル)アーキテクチャ
NVIDIA時価総額、世界首位526兆円 GAFAから主役交代.日本経済新聞ウェブサイト.
2024/6/19. https://www.nikkei.com/article/DGXZQOGN060J20W4A600C2000000/
NVIDIA が imec のパートナーになったのは、2011年5月下旬
「そこで」10万円分のNVDA株を買っていたら今(2026年1月)いくら? 約 8,680万円
8
文章·画像等の内容の無断転載及び複製等の行為はご遠慮ください
Page9
Slide 9: NVIDIA × TSMC
NVIDIA × TSMC
後ほど紹介するCoWoSで作られています!
9
文章·画像等の内容の無断転載及び複製等の行為はご遠慮ください
Page10
Slide 10: NVIDIA × TSMC
NVIDIA × TSMC
NVIDIA
• CUDAを核にしたソフトウェア・エコシステム
• GPU単体ではなく「データセンター向けプラットフォーム」
TSMC
• 先端プロセス+先端パッケージの供給力
• AI GPUの「出荷可能性」を左右
信用と供給を一体で引き受ける構造
• 設計(NVIDIA)
• 製造・実装(TSMC)
投資家・顧客はこの組み合わせを「信用」している
10
文章·画像等の内容の無断転載及び複製等の行為はご遠慮ください
Page11
Slide 11: 目次
目次
➢ データセンター電力問題:AI成長の真のボトルネック
◆ NVIDIA x TSMCのAI覇権構造
➢ 半導体後工程(チップレット集積)とは?
◆ 大型パネル技術の登場
◆ ディスプレイで培った生産技術が半導体に?
➢ クラウドAIとチップレットの「制約」
◆ 次はエッジAI?
➢ オープンイノベーションがカギ
11
文章·画像等の内容の無断転載及び複製等の行為はご遠慮ください
Page12
Slide 12: 次世代技術:天文学的なコスト
次世代技術:天文学的なコスト
12
文章·画像等の内容の無断転載及び複製等の行為はご遠慮ください
Page13
Slide 13: 何が難しいのか?解決策は?
何が難しいのか?解決策は?
技術が進むほど値段が高い
消費電力が下がらない
製品化が進まない
開発コスト上昇!
13
文章·画像等の内容の無断転載及び複製等の行為はご遠慮ください
Page14
Slide 14: 何が難しいのか?解決策は?
何が難しいのか?解決策は?
現在の研究開発の方向
必要な技術ノードのデバイスだけ
高い生産性で作って 半導体後工程技術
「チップレット」
繋げる
14
文章·画像等の内容の無断転載及び複製等の行為はご遠慮ください
Page15
Slide 15: Gordon Moore氏の予測
Gordon Moore氏の予測
“It may prove to be more economical to build large
systems out of smaller functions, which are separately
packaged and interconnected.”
チップレットのコンセプト
15
文章·画像等の内容の無断転載及び複製等の行為はご遠慮ください
Page16
Slide 16
Chip on Wafer on Substrate (CoWoS)
垂直方向配線
水平方向配線
貫通配線 接合配線
マイクロバンプ
チップ層 (Chip) グローバル配線(最上部ダマシン配線層) TSV (Through Si Via)
ハイブリッド接合
Siインターポーザ
グローバル配線(最上部ダマシン配線層) TSV
(Wafer)
マイクロバンプ
インター 有機RDL
Cuピラー
ポーザ (Glass Carrier) RDL TMV (Through-mold via)
ブリッジ (セミアディティブ、キャリア上に形成) =Mega-pillar
(Glass Carrier)
Micro via(Through
ビルドアップ層 (レーザー直接描画)
Substrate via)
or
基板 (Substrate) or C4バンプ
RDL層 (セミアディティブ)
TGV (Through-Glass
via)
16
Page17
Slide 17: インターポーザ用レチクルのサイズ増加
インターポーザ用レチクルのサイズ増加
➢ TSVプロセスの高コスト化
➢ Siダイの大型化
17
文章·画像等の内容の無断転載及び複製等の行為はご遠慮ください
Page18
Slide 18
ラピダス社長「NVIDIAのチップ載せたい」 半導体基板の主要部完成.日本経済新聞ウェブサイト
.2025/12/19.https://www.nikkei.com/article/DGXZQOUC191OL0Z11C25A2000000/ 18
文章·画像等の内容の無断転載及び複製等の行為はご遠慮ください
Page19
Slide 19: ディスプレイで培った生産技術が半導体に?
ディスプレイで培った生産技術が半導体に?
松元則雄.液晶工場を半導体後工程へ大転換、シャープやインテルにTSMCも
.日経クロステック.2024/9/2. https://xtech.nikkei.com/atcl/nxt/column/18/00001/09672/ 19
文章·画像等の内容の無断転載及び複製等の行為はご遠慮ください
Page20
Slide 20: チップレットの「ビジネス面」での課題
チップレットの「ビジネス面」での
課題
• 標準化は進展中も「真の互換性」は限定的
UCIe普及中だが、各社独自最適化で統一困難
• EDA・PPA共解析は未成熟
異プロセス/異ベンダ間のco-designは試作段階
• 責任分担・歩留まりリスクが不明確
不良原因追跡やコスト負担が曖昧
• 垂直統合 vs オープンモデルの構図
TSMC/Intel/Samsung独自路線、OCP/UCIeは主導不在
• 試作止まり・量産化の壁
機能実証後のテスト・サプライ・コストで失速
その他:
• KGD保証とトレーサビリティ
• 地政学的サプライリスク
• チップレットIP市場の構築
• 国別エコシステム競争(米/EU/日)
20
文章·画像等の内容の無断転載及び複製等の行為はご遠慮ください