なぜ今「48V化」なのか？配電損失を1/16に低減し高効率化を実現する電源アーキテクチャを解説

WHITE PAPER 48V化で向上する配電性能

WHITE PAPER 48V化で向上する配電性能 フィル・デイヴィス 電力供給ネットワーク（PDN）は、あらゆる電源システムの基盤です。システムの電力需要が高ま るにつれて、従来の PDNでは十分な性能を提供することが困難になりつつあります。電源システム 全体の電力損失と熱管理を改善するためには PDNの性能を向上させる必要があり、主に次の 2つの 方法があります。1つめは、ケーブルやコネクタを大型化し、マザーボードの電源プレーンの厚みを 増して、PDNの抵抗を低減することです。2つめは、PDNの電圧を上げ、電流を低減することです。 電流を減らすことで、ケーブル、コネクタ、マザーボードの銅プレーンの小型化ができ、これらの サイズ、コスト、重量を削減することができます。 これまで長年にわたり 1つめの方法が使われてきました。これは、単相 AC-DCコンバータ、12V DC-DCコンバータ、およびレギュレータからなる数十年にわたって構築されてきた大規模なエコシ ステムの存在があり、それらとの互換性を維持する必要があるためです。そのほかの理由に、高電 圧から負荷点（PoL）の低電圧に直接効率良く変換するための DC-DCコンバータのトポロジが限ら れていたことや、そのような高電圧コンバータやレギュレータはコストが高いことが挙げられます。 しかし、最近の電源設計では、2つめの方法、つまり、PDNに高電圧を採用する方法が増えています。 これは、システムの電力が大幅に増大したことに起因します。データセンターでは、AI（人工知能）、 機械学習、およびディープラーニングを導入することで、1ラック当たりの電力が 20kWレベルま で急増しました。さらに、スーパーコンピュータのサーバーラックでは 1ラック当たり 図 1 100kWに達しようとしています。 理想的な POL給電システム。 レギュレータは、VIN = VOUTの 場合に効率が最大になります。 大電流を供給するときは 負荷の直近から給電すると、 I2R損失が最小になるため 高効率になります。 最新の CPUや AIプロセッサはとても大きな電力を消費します。増大する電力に対応するため、配電 システム全体（ラックへの配電からラック内の配電、さらにはサーバーブレード上の PDNまで）の 見直しが必要です。ラックの電力が 5kWレベルだった頃、ラックへの給電は通常、単相 ACが使用 されていました。ACは 12Vに変換され、サーバーブレードに配電されていました。5kWレベルの PDNの電流は 416A（5kW/12V）となり、きわめて太いケーブルによって配電されていました。 2015年頃にはプロセッサの電力が飛躍的に増大し始めたことに伴い、ラックの電力は 12kWレベル になりました。そのため、12Vの PDNでは、ラック内で 1kAもの大電力を扱う必要が生じました。 OCP（Open Compute Project）コンソーシアム（参加組織の多くがクラウド、サーバー、CPU企業）は、 12Vラックの設計を継続的に進化させており、配電ケーブルをバスバーに変更し、ラック内に複数 の単相 AC-12Vコンバータを分散配置することで、サーバーブレードまでの PDNの距離と抵抗値を 最小限に抑えました。ラック給電について変更された主な点は、ラックへ 3相 ACを引いて、その 各相から単相 ACを得るようになった点です。 ラックとデータセンターソリューションを独自に構築できる企業は、48V配電に移行し始めており、 これにより 12kWラックの PDNの電流は 250Aまで低減しました。しかし、ブレードの電力変換が新 たな課題になりました。 1ページ

図 2 大電力のプロセッサに給電 する場合、「最後の 1インチ」 が障害となります。Vicorの 技術はこの点を改善し、 マザーボード設計を シンプルにします。 ラックの消費電力が 20kWを超えたことに伴い、サーバーラックの PDN設計の進化が続いています。 従来の 12Vシステムを維持する試みが多方面で行われていますが、データセンターに AIを導入し、 プロセッサの定常状態で 1kA超、ピーク電流は 2kAに迫る状況では、12Vベースの PDNではとても 対応することはできません。AIの性能が 12V PDNによって制限を受けることとなり、結果として、 性能のみならず競争力もそがれてしまうのです。 大電力ラックの多くの課題に対処するため、OCPコンソーシアムは 48V PDN対応のラックを導入す る方針へと舵を切りました。12V配電から 48Vに移行すると、入力電流を 4分の 1（I = P / V）に、 損失を 16分の 1（電力損失 = I2R）に低減することができます。さらに、車載および 5G産業、LED 照明、ディスプレイ、および他の産業用アプリケーションでも 48V配電に移行しています。このよ うに、48V電源のエコシステムが急速に拡大しています。48Vへの移行はビジネス上合理的です。 しかし、すべての 48Vコンバータのトポロジとアーキテクチャが同じというわけではありません。 市場に出回る 48Vコンバータの性能には大きな違いがあるため、慎重に検討しなければなりません。 大電力ラックおよびデータセンターに要求される最重要事項は、高い性能と電力効率です。そのため、 ブレードへの配電のために三相AC-48VのAC-DCコンバータの採用をはじめた企業もあります。ラッ ク内で、配電された高電圧 DC（整流された 3相 ACから得られる 380V）を使う場合もあります。 一 部 の 高 性 能 コ ン ピ ュ ー テ ィ ン グ（HPC） の 企 業 で は、 最 大 100kW の ラ ッ ク に HVDC PDNを使用しています。 ブレードに給電する PDNが 48Vに変わると、ブレード内のコンバータを変更する必要がでてきます。 それに伴い、DC-DCコンバータとレギュレータのアーキテクチャ、トポロジ、パッケージングの置換 えが生じます。 48V系は、データセンターサーバー用途では新しいシステムですが、ルーターやネットワークスイッ チなどの通信アプリケーションでは、-48V鉛蓄電池の充電式バックアップバッテリシステムとして 一般的になっています。データセンターサーバーで従来から使用されている一般的なアーキテクチャ は、中間バスアーキテクチャ（IBA）と呼ばれるものです。IBAは、-48Vを +12Vに変換するための 絶縁型の非安定化バスコンバータで構成されており、負荷点に配置するマルチフェーズ方式バック 型レギュレータへ給電します。あるクラウドコンピューティング企業と HPC企業が、当初 48Vシス テム用にこのアーキテクチャを採用しましたが、電力が増大し、負荷デバイスの電圧が 1V以下に低 下したため、別のアーキテクチャとトポロジが必要になりました。 高性能かつ高電力密度を実現するためには、適切な電源システムアーキテクチャ、スイッチングト ポロジ、およびパッケージング技術が不可欠です。AIおよびプロセッサの消費電流が上昇すると、 レギュレータと負荷デバイスの間の PDN抵抗の影響が増大するため、大電力の POLコンバータを高 密度に実装することが重要になります。 最先端のAIプロセッサは、定常電流は 1kA、ピーク電流は 1.5～ 2kAに達します。従来のマルチフェー ズ方式バックレギュレータの出力からプロセッサまでの標準的な PDN抵抗が、200～ 400µΩであ ることを考えると、PCBの電力損失は、定常状態で 200～ 400W（P = I2R）となります。この電力 損失はとても大きく、どんなシステムでも許容できないでしょう。 PDNの電力損失は、DC-DCレギュレータの効率と性能に関して致命的な影響を与えます。これは負 荷点の問題ですので、電力を減らすための高電圧化の対処はできません（PoL電圧はムーアの法則に 従って急速に低下している）。そのため、唯一の合理的なアプローチは、できる限りプロセッサの近 傍にレギュレータを配置し、PDN抵抗を低減することです。マルチフェーズ方式バックレギュレー タの場合、通常、AIプロセッサ用の大電流を供給するには 16～ 24フェーズが必要となりますが、 これはもはや電流密度が高い手法とは言えず、PDNの電力損失の問題を解決できません。 2ページ

Factorized Power Architecture IBAに代わる手段のひとつが、Vicor Factorized Power Architecture（FPA ™）です。これは、前段の定 電圧ステージ（PRM ™）とそれに続く電圧変換ステージ（VTM ™）で構成されています。この独自 のアーキテクチャを採用することで、各ステージを、もっとも性能が上がる構成にすることができ ます。PRMは、非絶縁で 48V（48Vは安全特別低電圧、SELV）を定電圧化します。高精度に定電圧 化された 48Vを負荷点（PoL）の電圧へ変換するのは、電圧変換比固定コンバータである VTMです（出 力電圧と入力電圧の比は固定値）。 図 3 MCMモジュールは大電流を 供給でき、マザーボードまたは プロセッサのサブストレート上 に、プロセッサに隣接して配置 することができます。この近接 の配置により、PDNの損失が 最小限に抑えられると同時に、 プロセッサのサブストレートに 必要な電源用の BGAピンの数が 削減できます。 このアーキテクチャと高い性能が実現できたのは、PRMおよび VTMに独自の回路トポロジを用いて いるからです。PRMはゼロ電圧スイッチングトポロジを、VTMは独自の Sine Amplitude Converter （SAC ™）トポロジを用いています。VTMは基本的に、入力電圧を 1/Kの比率で降圧し、同時に電流を K倍することができる直流のトランスです。VTM（または、カレントマルチプライヤ）は、電流密 度の高い PoLコンバータ（現製品は 2A/mm2に達する）であり、革新的な ChiP ™パッケージング技 術と磁性体素子を高度に集積したことにより、プロセッサのごく近傍に配置することができます。 このように電流密度が非常に高いためフレキシブルな配置が可能であり、プロセッサの消費電流に 応じて、水平方向または垂直方向の給電方法（LPDおよび VPD）を選択できます。LPD方式では、カ レントマルチプライヤは AIプロセッサから数 mm以内の同一サブストレート上、あるいは、マザー ボード上に実装できるため、PDN抵抗は約 50µΩに低減できます。 図 4 垂直電力給電（VPD）により、 配電損失と VRの PCB面積が さらに削減できます。VPDは Vicorの LPDソリューションと 同様に、バイパスコンデンサ がカレントマルチプライヤ または GCM ™モジュールに 集積されます。 さらに高い性能を実現するため VPD方式では、カレントマルチプライヤをプロセッサの真裏に配置 します。このとき、電源出力ピンの位置は、表面のプロセッサの電源ピンと、ピッチと位置を一致 させます。また、カレントマルチプライヤのパッケージには、通常はプロセッサ直裏のマザーボー ドまたはサブストレート上に実装される高周波用バイパスコンデンサも集積されます。このタイプ のカレントマルチプライヤを、GCM（Geared Current Multiplier）と呼びます。VPDを用いることで PDN 抵抗を 5 ～ 7µΩと非常に低くすることができるため、AI プロセッサは本来の性 能を発揮できるようになります。 3ページ

結論 大電力給電に伴って生ずる複雑な問題を解決して、高い配電性能を実現するためには、包括的な設 計アプローチが必要です。最も困難な電力の課題を解決するためには、アーキテクチャ、トポロジ、 およびパッケージの刷新をしなければなりません。高電圧の PDNは、給電システムの多くの課題を 解決できます。HPCおよび AIが確実に性能を発揮する次世代電源システムを実現するためには、 PDN抵抗を低減することが鍵になります。 お問合せ先： Vicor株式会社 (Vicor KK) Tel: 03-5487-3016 (代表 ) 03-5487-5407 (技術サポート ) E-mail: sales_vkk@vicorpower.com Web: vicorpower.com/ja-jp/contact-us ※ 日本語版資料は Revisionが古い場合があります。最新の内容については、英語版をご参照ください。 ©2020 Vicor Corporation. All rights reserved. Vicorは Vicor Corporationの登録商標です。 その他のすべての商標、製品名、ロゴおよびブランドの権利は、それぞれの所有者が保有しています。 02/20 Rev 1.0 4ページ